Temat: digital systems - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Design of equivalent one-time model of multivariable multi-stage control system
Autorzy:: Barabanov, A
Kramar, V.
Świć, A.
Taranenko, V.
Tematy:: multidimensional systems
digital/analogue systems; Pokaż więcej
Data publikacji:: 2008
Powiązania:: https://bibliotekanauki.pl/articles/118117.pdf Link otwiera się w nowym oknie
Źródło:: Applied Computer Science; 2008, 4, 1; 1-17
1895-3735
Pojawia się w:: Applied Computer Science
Opis:: If a control system contains a few digital chains of treatment of information with different periods of quantum, its research is strongly complicated. In the case of rational commensurable periods of quantum transformation of a multirate system it is possible to design an equivalent one-time system with enhanceable dimension. The general going is offered to the design of an equivalent one-time system, allowing to transform the vectorial-matrix model of the initial multirate system into a vectorial-matrix one-time model of the system, characteristic for vectorial-matrix models of multidimensional continuous systems. Due to that, it becomes possible, in principle, to transfer of methods of analysis of continuous multidimensional systems onto the class of digital-analogue multirate systems.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 2.

Tytuł:: Pupils’ Opinions on Digital Systems Education Enriched by DCBLP Discourse
Autorzy:: Hapl, Lukáš
Kostolányová, Kateřina
Habiballa, Hashim
Tematy:: DCBLP
digital systems
e-learning
Packet Tracer
students’ opinions; Pokaż więcej
Data publikacji:: 2021-09-30
Powiązania:: https://bibliotekanauki.pl/articles/1964300.pdf Link otwiera się w nowym oknie
Źródło:: The New Educational Review; 2021, 65; 200-210
1732-6729
Pojawia się w:: The New Educational Review
Opis:: The article presents knowledge about the modified e-learning on-line synchronous teaching of digital systems, which took place in the period of widespread closure of schools during almost the entire school year 2020/2021 at a secondary school with an IT focus. The importance of teaching digital systems in computer science and the integration of teaching into available lessons is briefly clarified. Furthermore, the content of teaching is presented, including its modification by elements of programming by DCBLP discourse and links to existing knowledge about this use from previous years. The subject of research interest will be the specific effects of changes on students’ opinions regarding the content of the subject. For this purpose, a qualitative investigation based on the design of the grounded theory will be used. The work brings partial knowledge that can serve as additional material for the determination of other research questions, hypotheses and identification of potential problems in teaching. The results show the pupils’ interest in the digital systems enriched by the programming discourse reveals the possible perception of a long time distance learning in this area.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 3.

Tytuł:: Connectivity Solutions in Automated Trading
Autorzy:: Popławski, P.
Tematy:: telecommunications
digital systems
systems architecture
automated trading
high frequency trading; Pokaż więcej
Data publikacji:: 2015
Powiązania:: https://bibliotekanauki.pl/articles/226896.pdf Link otwiera się w nowym oknie
Źródło:: International Journal of Electronics and Telecommunications; 2015, 61, 4; 403-408
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Opis:: The study analyzes the architecture and deployment of direct market access (DMA) solutions for automated trading of securities. It provides an overview of automated trading systems including: trading floor architecture, trading environment connectivity, and DMA solutions. Among a range of factors influencing operational capacities, round-trip latency has been recognized as the key quality differentiator of an automated trading floor. The study identifies potential opportunity costs due to latency levels as a major driver of technological progress in trading in highly liquid market conditions.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 4.

Tytuł:: A Brief History of UTC Leap Second
Autorzy:: Lewandowski, Włodzimierz
Marszalec, Michał
Tematy:: atomic time
GNSS time scales
leap second
time in digital systems
UTC; Pokaż więcej
Data publikacji:: 2023
Powiązania:: https://bibliotekanauki.pl/articles/27312947.pdf Link otwiera się w nowym oknie
Źródło:: Journal of Telecommunications and Information Technology; 2023, 4; 117--122
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Opis:: Since 1972 , a leap second has been added, approximately once a year, into UTC, the world’s atomic time scale used for civilian purposes, to keep it in phase with the Earth’s rotation. Leap seconds ensure that the Sun remains over the Greenwich meridian at noon, with the accuracy of approximately 1 s. The issue of adding the leap second has been debated since 2000 by different working groups of various international organizations, especially ITU-R WP 7A. The main question remains whether the need for the leap second still exists, as its introduction is associated with numerous technical inconveniences. An overwhelming opinion that prevails in those groups is that it would be more beneficial to let the atomic time run its course and accept that the world’s civilian time scale is bound to slowly diverge from the rotation of the Earth. The National Institute of Telecommunications has become, in recent years, one of the leaders of this process. This article provides a brief history of the current UTC-related practices and outlines various potential solutions to the problem.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 5.

Tytuł:: Minimization of finite state machines by states merging
Autorzy:: Salauyou, V.
Tematy:: finite state machine
minimization
state merging
FSM transitions
FSM input variables
digital systems; Pokaż więcej
Data publikacji:: 2016
Powiązania:: https://bibliotekanauki.pl/articles/114664.pdf Link otwiera się w nowym oknie
Źródło:: Measurement Automation Monitoring; 2016, 62, 5; 179-181
2450-2855
Pojawia się w:: Measurement Automation Monitoring
Opis:: The paper presents a method for minimization of finite state machines (FSMs) with unspecified values of output variables. The proposed method is based on merging of two states. In addition to reduction of the FSM states, the method also allows reducing the number of FSM transitions and FSM input variables. This method enables reducing the number of internal states of the initial FSM by 1.22 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.32 times, and on occasion may amount to 2.27 times. The comparison of the method with the program STAMINA shows that the offered method allows decreasing the number of FSM transitions by 1.55 times on the average, and by 3.92 times on occasion.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 6.

Tytuł:: Application of Digital Data Analysis Technology in Education
Autorzy:: Kovalev, Evgeniy E.
Tematy:: information systems and services in education
integration of digital resources andservices
analysis of big data in education
interoperability of digital systems and data portability; Pokaż więcej
Data publikacji:: 2021-12-28
Powiązania:: https://bibliotekanauki.pl/articles/2044840.pdf Link otwiera się w nowym oknie
Źródło:: Journal of Education, Technology and Computer Science; 2021, 12, 2(32); 132-140
2719-6550
Pojawia się w:: Journal of Education, Technology and Computer Science
Opis:: The main directions of digitalization of the education system are considered, the infrastructural and technological aspect of new strategic directions of development is analyzed. The author analyzed information systems and services in education, taking into account the possibility of using technologies for analytical data processing. The problem of using data analytics tools in education at present is the lack of uniform formats and tools for integrating information systems. Data in education accumulates in various solutions that do not share the results of the educational process. Based on this, it is impossible to build a clear system of end-to-end interaction between systems on common platforms. The author aims to solve this problem by modeling an integrated solution for data analysis at all levels of education. The article proposes technical and organizational solutions for the creation of integrated analytics services that allow accumulating and transmitting data on educational results during the transition of a student between learning levels. The analysis tools are based on the use of big data technologies.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 7.

Tytuł:: Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:: Sondej, T.
Zagoździński, L.
Pełka, R.
Tematy:: układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor; Pokaż więcej
Data publikacji:: 2006
Powiązania:: https://bibliotekanauki.pl/articles/208418.pdf Link otwiera się w nowym oknie
Źródło:: Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:: Biuletyn Wojskowej Akademii Technicznej
Opis:: W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 8.

Tytuł:: Implementation of IEC 61850 power protection tester in Linux environment
Autorzy:: Kurek, K.
Nogal, Ł.
Kowalik, R.
Januszewski, M.
Tematy:: implementation in real time
power systems
protective relay testing
digital control systems
IEC 61850; Pokaż więcej
Data publikacji:: 2020
Powiązania:: https://bibliotekanauki.pl/articles/202357.pdf Link otwiera się w nowym oknie
Źródło:: Bulletin of the Polish Academy of Sciences. Technical Sciences; 2020, 68, 4; 689-696
0239-7528
Pojawia się w:: Bulletin of the Polish Academy of Sciences. Technical Sciences
Opis:: Software power protection tester implemented in a real-time operating system (RTOS) might replace the conventional testing setups in IEC 61850 protection systems. This paper describes an open power protection testing platform. Linux RT capabilities related to runtime environment for such a tester are examined and OS latency sources are identified and evaluated. An algorithm for a multithreaded tester operation is proposed, including Sampled Values (SV) publisher, GOOSE input/output and time synchronization. SV and GOOSE services implemented in RT Linux environment are evaluated in accordance with IEC 61850‒5 transfer time requirements. Linux PTP time synchronization service of two similar systems controlling its electrical ports is evaluated in different synchronization scenarios. The developed tester is compared to an equivalent conventional setup during the test of IED over-current function. The conducted tests show that the Linux implementation of power protection tester in the case of scheduler latency, time synchronization accuracy and transfer time all meet the requirements of IEC 61850.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 9.

Tytuł:: Optymalizacja realizacji układowej hierarchicznych sieci Petriego
The implementation optimization of the hierarchical Petri nets
Autorzy:: Stasiak, A.
Tematy:: projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD; Pokaż więcej
Data publikacji:: 2007
Powiązania:: https://bibliotekanauki.pl/articles/152872.pdf Link otwiera się w nowym oknie
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 108-110
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Opis:: Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.
The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 10.

Tytuł:: Metody walidacji i weryfikacji specyfikacji funkcjonalnej mikrosystemu cyfrowego
Validation and verification methods of the digital microsystem functional specification
Autorzy:: Stasiak, A.
Skowroński, Z.
Tematy:: projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD; Pokaż więcej
Data publikacji:: 2007
Powiązania:: https://bibliotekanauki.pl/articles/152874.pdf Link otwiera się w nowym oknie
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 111-113
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Opis:: Proces projektowy systemów cyfrowych, a w szczególności zintegrowanych sprzętowo-programowych mikrosystemów cyfrowych realizowanych z wykorzystaniem platformy SOPC, nie może być zakończony pomyślnie bez przeprowadzenia sprawdzenia i korekcji ewentualnych błędów projektowych. Do tego celu stosuje się metody walidacji zapisu specyfikacji funkcjonalnej zachowania systemu oraz metody weryfikacji funkcjonalnej projektowanego modelu. W artykule scharakteryzowano oraz omówiono opracowane na Uniwersytecie Zielonogórskim metody i oprogramowanie do walidacji i weryfikacji funkcjonalnej specyfikacji funkcjonalnej modelu opisanej sieciami Petriego.
The design process of the today digital systems, especially integrated hardware-software digital microsystems for SOPC platform, can not be finalized successfully without the verification and debug process. To meet the product requirements, like: system functionality, system stability, time-to-market, project costs, etc; there has to be performed several validation and/or verification tasks to confirm the finale model behaviour with initial/input functional specification. This paper describes validation and verification methods as well as software/tools elaborated and developed at University of Zielona Góra, by the Computing and Engineering Department.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Informacja

Wyszukujesz frazę "digital systems" wg kryterium: Temat