Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Pedagogiczna Biblioteka Wojewódzka im. Komisji Edukacji Narodowej w Lublinie Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaPedagogiczna Biblioteka Wojewódzka im. Komisji Edukacji Narodowej w Lublinie
Zmień bibliotekę

Wyszukujesz frazę "ADC converter" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-8 z 8
    Tytuł:
    Wybrane zagadnienia z cyfrowego przetwarzania sygnałów - prezentacja witryny internetowej
    Chosen problems of digital signals processing - the presentation of the web side
    Autorzy:
    Noga, K.
    Tematy:
    modulacje analogowe i cyfrowe
    filtry
    przetworniki A/C
    przetworniki C/A
    analog and digital modulations
    DAC converter
    ADC converter
    filters
    Pokaż więcej
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Powiązania:
    https://bibliotekanauki.pl/articles/268643.pdf  Link otwiera się w nowym oknie
    Opis:
    W artykule przedstawiono opis strony internetowej, która prezentuje wybrane zagadnienia z zakresu cyfrowe-go przetwarzania sygnałów. Strona ta stanowi pomoc dydaktyczną, która powstała w KAO Akademii Morskiej w Gdyni.
    This paper presents the description of the webpage which describes selected problems from the Digital Signal Processing field. This webpage is a didactic tool for Gdynia Maritime University students.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Low-power open loop multiply-by-two amplifier with gain-accuracy improved by local-feedback
    Autorzy:
    Gama, R.
    Galhardo, A.
    Goes, J.
    Paulino, R.
    Neves, R.
    Horta, N.
    Tematy:
    ADC
    przetwornik analogowo-cyfrowy
    pomnożyć przez dwa
    mała moc
    przepustowy czas
    pozyskiwanie dokładności
    ADC (analog to digital converter)
    multiply by two
    low power
    time interleaved
    gain accuracy
    Pokaż więcej
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Powiązania:
    https://bibliotekanauki.pl/articles/397851.pdf  Link otwiera się w nowym oknie
    Opis:
    This paper proposes the complete electrical design of a new multiply-by-two amplifier to be readily used in ultra high-speed medium resolution pipeline ADC stages. It is based in a switched-capacitor open-loop structure but with the novelty of having the gain accuracy improved by using an active amplifier with local feedback. Simulation results demonstrate that, with a very low-power dissipation and without employing any digital self-calibration or gain-control techniques, the circuit exhibits, over PVT corner and device mismatches, a dynamic performance and a gain-accuracy compatible with 6-bit level.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The advantage of using MAX 1407 S-D ADC as a Data Acquisition tool
    Akwizycja danych przy wykorzystaniu modułu S-D ADC zawartego w układzie MAX 1407
    Autorzy:
    Kurytnik, I.
    Borowik, B.
    Tematy:
    konwerter analogowo-cyfrowy
    Σ-∆ ADC
    sigma-delta ADC
    systemy pozyskiwania danych
    mikrokontroler
    analog-digital converter
    microcontroller
    PICmicro
    Pokaż więcej
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Powiązania:
    https://bibliotekanauki.pl/articles/157960.pdf  Link otwiera się w nowym oknie
    Opis:
    The Σ-Δ (Analog Digital Converter) is presented as a tool for the Data Acquisition. Given are mathematical formulas for determining the quantization error and the Effective Number of Bits. Also given are schematic diagrams of the Σ-Δ modulator. Finally the implementation of the Σ-Δ Analog Digital Converter - the device MAX 1407 is shortly described. The schematic diagram with the application circuit using the mentioned device is presented and described.
    W pracy przedstawiono wykorzystanie konwertera analogowo-cyfrowego Σ-Δ (Analog Digital Converter) jako narzędzia pozyskiwania danych w zestawie pomiarowym. Objaśniona jest metodologia pomiaru przy zastosowaniu Σ-Δ. Podane są schematy ideowe modulatora Σ-Δ. Opisany jest rozpatrywany zestaw pomiarowy, zawierający mikrokontroler PIC16F628 oraz układ 16-bitowy Multichannel DAS (Data Acquisition System) MAX1407.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Determination of the limit errors of parameters of periodic signal harmonics caused by the quantization
    Autorzy:
    Kontorski, K.
    Tematy:
    sampling A/D converter
    ADC
    periodic signal
    quantization error
    numerical methods
    algorithm
    Pokaż więcej
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Powiązania:
    https://bibliotekanauki.pl/articles/114126.pdf  Link otwiera się w nowym oknie
    Opis:
    A method for determining amplitude and phase errors of signal harmonic components caused by A/D converter quantization is presented. The method is realized by a computer algorithm which uses output probes of the converter as the input data. Performed simulation studies indicate that the method is correct. It is possible to precisely determine the harmonic parameter measurement errors caused by the quantization.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    VHDL-Ams Model of the Integrated Membrane Micro-Accelerometer with Delta-Sigma (Δσ) Analog-To-Digital Converter for Schematic Design Level
    Autorzy:
    Golovatyj, А.
    Teslyuk, V.
    Kryvyy, R.
    Tematy:
    Micro-Electro-Mechanical Systems (MEMS)
    micromechanical sensitive element
    integrated membrane micro-accelerometer
    delta-sigma modulation
    pulse width modulation (PWM)
    delta-sigma analog-todigital converter (ADC)
    one bit digital-to-analog converter (DAC)
    VHDL-AMS hardware description language
    hAMSter software
    schemotechnical design level
    Pokaż więcej
    Wydawca:
    Polska Akademia Nauk. Oddział w Lublinie PAN
    Powiązania:
    https://bibliotekanauki.pl/articles/411400.pdf  Link otwiera się w nowym oknie
    Opis:
    VHDL-Ams model of integrated membrane type micro-accelerometer with delta-sigma (ΔΣ) analog-to-digital converter for schematic design level was developed. It allows simulating movement of the sensitive element working weigh from the applied acceleration, differential capacitor and original signal capacity change, signal digitizing with the help of DeltaSigma ADC with defined micro-accelerometer structural parameters, and analyzze an integrated device at the schemotechnical design level.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projekt 7-bitowego niskomocowego przetwornika A/C w technologii submikronowej o małej powierzchni do zastosowań wielokanałowych
    Design of 7-bit low-power , low area A/D converter in submicron process for multichannel systems
    Autorzy:
    Otfinowski, P.
    Kmon, P.
    Kleczek, R.
    Tematy:
    przetwornik analogowo-cyfrowy
    równoważenie ładunku
    przetwornik kompensacyjny
    SAR ADC
    charge redistribution
    successive approximation converter
    Pokaż więcej
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Powiązania:
    https://bibliotekanauki.pl/articles/407805.pdf  Link otwiera się w nowym oknie
    Opis:
    W artykule został przedstawiony projekt przetwornika analogowo-cyfrowego w technologii CMOS 180nm. Wybraną architekturą jest przetwornik kompensacyjny z równoważeniem ładunku. Duży nacisk został położony na zmniejszenie zajmowanej powierzchni jak i minimalizację poboru mocy, co czyni prezentowany układ odpowiednim do zastosowań wielokanałowych. Autorzy prezentują wyniki symulacji Monte-Carlo nieliniowości charakterystyki przejściowej. Zaprezentowany przetwornik osiąga szybkość konwersji 3 MS/s przy rozdzielczości 7 bitów i poborze mocy 77 μW oraz zajmuje tylko 90 x 95 μm2.
    The design of analog-to-digital converter implemented in CMOS 180 nm technology has been presented in this paper. The successive approximation architecture with charge redistribution has been chosen. Much emphasis was placed on limiting the area occupancy of the whole chip so as its power consumption, which makes the described circuit suitable for multichannel applications. The presented converter achieves 3 MS/s sampling rate with 7-bit resolution at 77 μW and occupies only 90 x 95 μm2.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sampling Jitter in Audio A/D Converters
    Autorzy:
    Kulka, Z.
    Tematy:
    analog-to-digital converter
    ADC
    successive approximation register (SAR)
    sigma-delta ADC
    sample-and-hold circuit
    DT sigma delta modulator
    CT sigma delta modulator
    time jitter
    aperture jitter
    clock jitter
    periodic clock jitter
    signal-to-noise ratio (SNR)
    Pokaż więcej
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Powiązania:
    https://bibliotekanauki.pl/articles/177046.pdf  Link otwiera się w nowym oknie
    Opis:
    This paper provides an overview of the effects of timing jitter in audio sampling analog-to-digital converters (ADCs), i.e. PCM (conventional or Nyquist sampling) ADCs and sigma-delta (ΣΔ) ADCs. Jitter in a digital audio is often defined as short- term fluctuations of the sampling instants of a digital signal from their ideal positions in time. The influence of the jitter increases particularly with the improvements in both resolution and sampling rate of today’s audio ADCs. At higher frequencies of the input signals the sampling jitter becomes a dominant factor in limiting the ADCs performance in terms of signal-to-noise ratio (SNR) and dynamic range (DR).
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A 1.67 pJ/Conversion-step 8-bit SAR-Flash ADC Architecture in 90-nm CMOS Technology
    Autorzy:
    Khatak, Anil
    Kumar, Manoj
    Dhull, Sanjeev
    Tematy:
    analog to digital converter
    ADC
    successive approximation register (SAR)
    common mode current feedback gain boosting
    CMFD-GB
    residue amplifier
    RA
    spurious free dynamic range
    SFDR
    integral nonlinearity
    INL
    differential nonlinearity
    DNL
    Pokaż więcej
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Powiązania:
    https://bibliotekanauki.pl/articles/1844527.pdf  Link otwiera się w nowym oknie
    Opis:
    A novice advanced architecture of 8-bit analog to digital converter is introduced and analyzed in this paper. The structure of proposed ADC is based on the sub-ranging ADC architecture in which a 4-bit resolution flash-ADC is utilized. The proposed ADC architecture is designed by employing a comparator which is equipped with common mode current feedback and gain boosting technique (CMFD-GB) and a residue amplifier. The proposed 8 bits ADC structure can achieve the speed of 140 mega-samples per second. The proposed ADC architecture is designed at a resolution of 8 bits at 10 MHz sampling frequency. DNL and INL values of the proposed design are -0.94/1.22 and -1.19/1.19 respectively. The ADC design dissipates a power of 1.24 mW with the conversion speed of 0.98 ns. The magnitude of SFDR and SNR from the simulations at Nyquist input is 39.77 and 35.62 decibel respectively. Simulations are performed on a SPICE based tool in 90 nm CMOS technology. The comparison shows better performance for this proposed ADC design in comparison to other ADC architectures regarding speed, resolution and power consumption.
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-8 z 8

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies