Temat: ASIC - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Specjalizowane wielokanałowe układy scalone dla potrzeb odczytu danych z matryc mikroczujników
Application specific integrated circuits for readout of microsensors arrays
Autorzy:: Szczygieł, R.
Gryboś, P.
Tematy:: wielokanałowy układ ASIC
szumy
efekty niedopasowania
multichannel ASIC
noise
matching; Pokaż więcej
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Powiązania:: https://bibliotekanauki.pl/articles/151154.pdf Link otwiera się w nowym oknie
Opis:: W eksperymentach fizycznych, medycznych, biologicznych, badaniach materiałowych coraz częściej zastosowanie znajdują różnego rodzaju matryce mikroczujników, składające się z setek, a nawet tysięcy elementów detekcyjnych. Efektywna obsługa matryc mikroczujników wymaga, aby każdy z elementów detekcyjnych posiadał swój niezależny tor elektroniki odczytu zapewniający kondycjonowanie sygnału analogowego, jego zamianę na postać cyfrową oraz kompresję zebranych danych. Tego typu rozwiązania są możliwe w technologii VLSI, gdzie elektronika odczytu do w/w matryc mikroczujników jest projektowana i wykonywana w formie wielokanałowych specjalizowanych układów scalonych (ASIC). Jednak na wielokanałowe układy ASIC narzucane są szczególne wymagania dotyczące rozmiarów, pobieranej mocy, minimalizacji szumów oraz jednorodności parametrów poszczególnych kanałów. Ponadto w systemach wielokanałowych istotna staje się szybkość przetwarzania danych i ich dalsza transmisja do systemów nadrzędnych. Artykuł omawia wybrane istotne aspekty projektowania wielokanałowych układów scalonych oraz stosowane rozwiązania dotyczące gromadzenia danych, kompresji i ich sposobów przesyłania do systemów nadrzędnych, które uzależnione są od konkretnej aplikacji.
Nowadays arrays of microsensors are often used in experimental sciences like physics, biology, material science or medical imaging. Effective use of these arrays requires multichannel electronic readout systems. The readout electronics is often made as ASIC (Application Specific Integrated Circuits) which is responsible for analog and digital signal processing. Because of multichannel architecture of the integrated circuit dedicated to the readout of microsensor arrays, there are several important constrains which must be fulfilled during the design process like area and power limitation per single channel, noise minimization and uniformity of analog parameters for all channel. Additionally the digital blocks in a such ASIC obtain a lot of data, which must be compressed, stored and transmitted to data acquisition system. The paper describes important design aspects of multichannel circuit and methods used for data compression.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 2.

Tytuł:: Analizy symulacyjne układów stymulacyjnych pod kątem wykorzystania w wielokanałowych układach scalonych
Simulation analysis of stimulation circuits for implantable multichannel integrated circuits
Autorzy:: Kmon, P.
Drozd, A.
Tematy:: stymulacja elektryczna
układy wielokanałowe
układy ASIC
CMOS
electrical stimulation
multichannel circuits
ASIC; Pokaż więcej
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Powiązania:: https://bibliotekanauki.pl/articles/155529.pdf Link otwiera się w nowym oknie
Opis:: W artykule dokonano przeglądu elektronicznych układów stymulacyjnych stosowanych do elektrycznej stymulacji komórek nerwowych. Pod uwagę brane były krytyczne parametry tych bloków w kontekście ich planowanej implementacji w wielokanałowym układzie scalonym. Są to m.in. rozrzuty prądów stymulacyjnych, pobór mocy tych układów, stopień komplikacji układowej czy też zajętość powierzchni krzemu. Przedstawione są podstawowe parametry i wymagania dotyczące układów stymulacyjnych oraz wyniki symulacyjne trzech powszechnie stosowanych architektur zaimplementowanych w technologii CMOS 180nm.
The paper presents a review of stimulation circuits dedicated to multichannel implantable electrical stimulation of large population of neuronal cells. We take into account the main requirements of such circuits, i.e. spread of generated stimulation impulses from channel to channel, power and area consumption and architecture complexity. The paper contains analysis of the main problems that may be encountered while designing current sources able to both generating currents in a broad range and satisfying requirements referring to its output resistance, low output voltage, and uniformity of generated currents. Three most popular architectures of current stimulators are taken into consideration: solution with two independently controlled positive and negative currents and two solutions where one of the currents is generated as the copy of the second one. Simulations were carried out with use of the Cadence environment and the CMOS 180nm process was taken into account. The simulation results followed by the conclusions are presented at the end of the paper.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 3.

Tytuł:: FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
Autorzy:: Szczepański, S.
Wójcikowski, M.
Pankiewicz, B.
Kłosowski, M.
Żaglewski, R.
Tematy:: FPGA
ASIC
sensor network; Pokaż więcej
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Powiązania:: https://bibliotekanauki.pl/articles/202318.pdf Link otwiera się w nowym oknie
Opis:: This paper describes the idea and the implementation of the image detection algorithm, that can be used in integrated sensor networks for environment and traffic monitoring in urban areas. The algorithm is dedicated to the extraction of moving vehicles from real-time camera images for the evaluation of traffic parameters, such as the number of vehicles, their direction of movement and their approximate speed. The authors, apart from the careful selection of particular steps of the algorithm towards hardware implementation, also proposed novel improvements, resulting in increasing the robustness and the efficiency. A single, stationary, monochrome camera is used, simple shadow and highlight elimination is performed. The occlusions are not taken into account, due to placing the camera at a location high above the road. The algorithm is designed and implemented in pipelined hardware, therefore high frame-rate efficiency has been achieved. The algorithm has been implemented and tested in FPGA and ASIC.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 4.

Tytuł:: Testy systemu do obrazowania cyfrowego umożliwiającego pracę z promieniowaniem X o dużym natężeniu i selekcję energetyczną fotonów
Tests of system for digital imaging with the X-ray of high intensity and selection of photon energy
Autorzy:: Gryboś, P.
Maj, P.
Szczygieł, R.
Świentek, K.
Ramello, L.
Rodriguez, A.
Tematy:: układy ASIC
detektory krzemowe
techniki obrazowania cyfrowego
ASIC
silicon strip detectors
digital imaging; Pokaż więcej
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Powiązania:: https://bibliotekanauki.pl/articles/153098.pdf Link otwiera się w nowym oknie
Opis:: W pracy przedstawiono budowę i wyniki testów zintegrowanego modułu do obrazowania cyfrowego umożliwiającego pracę z promieniowaniem X o dużym natężeniu i selekcje fotonów w zależności od ich energii. Elementem detekcyjnym modułu jest paskowy detektor krzemowy, z którego informacja jest odbierana i przetwarzana przez wielokanałowe specjalizowane układy scalone o architekturze binarnej. Uzyskane wyniki pomiarów 128 kanałowego modułu potwierdzają bardzo dobrą jednorodność poszczególnych kanałów, niski poziom szumów elektroniki odczytu oraz jej poprawną pracę również w przypadku bardzo dużej częstości impulsów wejściowych.
The paper presents construction and tests of integrated module for digital X-ray imaging. This module could work with high X-ray intensity and selects photons according their energy. The module consists of silicon strip detector and ASICs of binary architecture. The measurement results of 128-channel module show its good noise parameters, uniformity of analogue parameters of multichannel ASIC and its possibility to work with high rate of input pulses.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 5.

Tytuł:: Cyfrowy synchroniczny układ ASIC, jako detektor promieniowania neutronowego
Synchronous digital ASIC as a neutron radiation detector
Autorzy:: Romiński, A.
Makowski, D.
Napieralski, A.
Tematy:: błędy pojedyncze SEU
rejestr przesuwny
układ scalony ASIC
single event upset
register
Application Specific Integrated Circuit (ASIC); Pokaż więcej
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Powiązania:: https://bibliotekanauki.pl/articles/154535.pdf Link otwiera się w nowym oknie
Opis:: Artykuł przedstawia projekt selektywnego detektora promieniowania neutronowego, zbudowanego z wykorzystaniem układu cyfrowego wrażliwego na odwracalne błędy pojedyncze SEU (ang. Single Event Upset). Dla zwiększenia wrażliwości struktury rejestru na występowanie odwracalnych błędów SEU opracowano szereg metod, zaprezentowanych w artykule. Przedstawiono też symulacje określające warunki poprawnej pracy oraz parametry układu, które zgodnie z zapewnieniem dostawcy technologii powinien spełniać.
The paper deals with neutron radiation detector design. The neutron detector was designed with application of sensitive to reversible Single Event Upsets (SEUs) digital circuit. The detector bases on a modified shift register (see Fig. 3), using dual supply voltage.. The paper presents a number of methods that were developed to enhance sensitivity of the detector to reversible SEUs. There are discussed physical phenomena that influence the technological fabrication process and topology of the integrated circuit. There are given some exemplary parameters of the designed register (input capacitance, clock-to-output delay) for the internal flip-flops, the pre-layout, as well as the post-layout (with extracted parasitic components) simulations, with visible (e.g. approx. 2-3 times) difference between the ideal (pre-layout) and real (post-layout) design. The simulation tests and the final layout (see Fig. 4) were prepared using CADENCE IC environment in 6.1.4 version, as a process design kit for chosen ITE CMOS technology. The general research background and realisation perspective (selected foundry run) are shown in the conclusion paragraph. Also the perspectives for a future testbench circuit in real and factual radiation environment are briefly described.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 6.

Tytuł:: CMOS Readout Circuit Integrated with Ionizing Radiation Detectors
Autorzy:: Szymański, A.
Obrębski, D.
Marczewski, J.
Tomaszewski, D.
Grodner, M.
Pieczyński, J.
Tematy:: readout electronics
ASIC
SOI
ionizing radiation detectors; Pokaż więcej
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Powiązania:: https://bibliotekanauki.pl/articles/226502.pdf Link otwiera się w nowym oknie
Opis:: This paper describes the work performed in ITE on integration in one CMOS chip the ionizing radiation detectors with dedicated readout electronics. At the beginning, some realizations of silicon detectors of ionizing radiation are presented together with most important issues related to these devices. Next, two developed test structures for readout electronics are discussed in detail together with main features of non-typical silicon proces deployed.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 7.

Tytuł:: 64 Channel ASIC for Neurobiology Experiments
Autorzy:: Gryboś, P.
Kmon, P.
Szczygieł, R.
Żołądź, M.
Tematy:: low noise amplifier
neural recording
ASIC
multichannel systems
neurobiology experiments; Pokaż więcej
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Powiązania:: https://bibliotekanauki.pl/articles/226849.pdf Link otwiera się w nowym oknie
Opis:: This paper presents the design and measurements of 64 channel Application Specific Integrated Circuits (ASIC) for recording signals in neurobiology experiments. The ASIC is designed in 180 nm technology and operates with ± 0.9 V supply voltage. Single readout channel is built of AC coupling circuit at the input and two amplifier stages. In order to reduce the number of output lines, the 64 analogue signals from readout channels are multiplexed to a single output by an analogue multiplexer. The gain of the single channel can be set either to 350 V/V or 700 V/V. The low and the high cut-off frequencies can be tuned in 9 ÷ 90 Hz and in the 1.6 ÷ 24 kHz range respectively. The input referred noise is 7 µV rms in the bandwidth 90 Hz - 1.6 kHz and 9 µ V rms in the bandwidth 9 Hz - 24 kHz. The single channel consumes 200 µW of power and this together with other parameters make the chip suitable for recording neurobiology signals.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 8.

Tytuł:: Zastosowanie urządzeń wirtualnych do testowania i aplikacji z wykorzystaniem specjalizowanych układów scalonych
The use of virtual instruments for testing and application with application specific integrated circuits
Autorzy:: Maj, P.
Tematy:: urządzenia wirtualne
LabVIEW
testowanie układów scalonych
virtual instruments
testing of ASIC; Pokaż więcej
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Powiązania:: https://bibliotekanauki.pl/articles/155283.pdf Link otwiera się w nowym oknie
Opis:: W ostatnich latach dzięki postępowi w technologii produkcji układów VLSI stało się możliwe projektowanie i stosunkowo tanie prototypowanie specjalizowanych układów scalonych służących do odczytu różnego typu czujników pomiarowych. Znaczną część czasu w procesie uruchamiania finalnej aplikacji opartej o układy ASIC stanowi ich testowanie oraz budowanie kompletnego sytemu pomiarowego. Dzisiaj używa się do tego celu komputera PC wraz z różnego typu kartami akwizycji sygnałów, czyli tak zwanych urządzeń wirtualnych. Pozwalają one przenieść mierzone sygnały na ekran komputera, który przyjmuje funkcjonalność np. multimetru, oscyloskopu lub generatora. Zakładając taką modułową budowę różnych urządzeń kontrolno-pomiarowych wkładanych do komputera w postaci kart, można połączyć ich działanie w jednym systemie używając dedykowanego oprogramowania. Stąd czas potrzebny na testy i uruchamianie układów ASIC można znacząco skrócić, skracając czas tworzenia aplikacji kontrolno-pomiarowej. Okazuje się, że tego typu komputerowe systemy pomiarowe są co najmniej tak dokładne, a w pewnych zakresach częstotliwości sygnałów mierzonych nawet dokładniejsze od urządzeń tradycyjnych, a ich funkcjonalność w dużej mierze zależy od inwencji użytkownika. Dzięki wykorzystaniu środowiska LabVIEW możliwe jest bardzo szybkie tworzenie zarówno małych jak i rozbudowanych aplikacji testowych. Niniejszy artykuł pokazuje zarówno zalety jak i ograniczenia urządzeń wirtualnych oraz przykład aplikacji do testowania specjalizowanych układów scalonych.
Nowadays, as a result of progress in technology and production of VLSI integrated circuits it is possible to design and low-cost prototyping application specific integrated circuits, which are used for reading many different measuring sensors. In a process of implementation of a final application based on ASICs, most of the time is consumed by testing and creating the measuring systems. Today for this purposes PC computers with many different data acquisition cards are used. They are called the Virtual Instruments and are able to present the measured signals on the computer screen. The graphical user interface can be shown as it is a multimeter, an oscilloscope or a generator. Assuming this modular-based architecture of measuring systems placed in PC computers it is possible to connect them in one system using dedicated software. Now, the time required for testing and implementation of an ASIC can significantly be reduced by limiting the time required for creating the measuring software. It turns out that computer based measuring systems are just as accurate as traditional devices and its functionality depends strongly on users invention. By using graphical LabVIEW environment it is possible to create both small and large computer based measuring applications in a very short time. This article presents advantages and disadvantages of virtual devices. There will be also shown an example of an application for testing application specific integrated circuits.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 9.

Tytuł:: ASIC implementation of high efficiency 8-bit 'OctaLynx' RISC microprocessor
Implementacja 8-bitowego mikroprocesora "OctaLynx" typu RISC w układzie ASIC
Autorzy:: Frankiewicz, M.
Gał, R.
Gołda, A.
Brzozowski, I.
Kos, A.
Tematy:: mikrokontroler
RISC
ASIC
CMOS
liczniki
USART
SPI
Verilog
microcontroller
imers/Counters; Pokaż więcej
Wydawca:: Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
Powiązania:: https://bibliotekanauki.pl/articles/158713.pdf Link otwiera się w nowym oknie
Opis:: The paper presents structure of 8-bit RISC microcontroller with 16-bit address bus called OctaLynx. The processor behavior is described by Verilog hardware description language and was fabricated as ASIC in CMOS LF 0.15 m (1.8 V) technology. Before fabrication FPGA tests were run. The integrated circuit consists of the core and some peripherals (8-bit general purpose input-output ports, timers/counters, USART, SPI).The controller was designed for tests of the dynamic power management systems.
Artykuł prezentuje strukturę 8-bitowego mikrokontrolera typu RISC z 16-bitową magistralą adresową nazwanego OctaLynx. Procesor został zaprojektowany z użyciem języka opisu sprzętu Verilog oraz sfabrykowany jako układ ASIC w technologii CMOS LF 0,15 m (1,8 V). Przed fabrykacją wykonane zostały testy w układzie FPGA. Zbudowany układ scalony składa się z jądra i peryferiów (8-bitowych portów I/O, liczników, SPI, USART). Kontroler przeznaczony jest do testów systemów dynamicznego zarządzania mocą w układzie.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 10.

Tytuł:: Specjalizowane hybrydowe sterowniki dla zastosowań w urządzeniach elektrycznych i technice świetlnej
Application specific hybrid drivers for electrical devices and light engineering
Autorzy:: Gondek, J.
Kordowiak, S.
Mysiński, W.
Tematy:: sterowniki zintegrowane
sterowniki programowalne
ASIC
PWM
świetlówki
lampy LED
CCFL
technika hybrydowa; Pokaż więcej
Wydawca:: Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Powiązania:: https://bibliotekanauki.pl/articles/376767.pdf Link otwiera się w nowym oknie
Opis:: Technologie: hybrydowa i monolityczna układów scalonych umożliwiają opracowanie i wykonanie w zminiaturyzowanej postaci specjalizowanych sterowników, które znajdują zastosowanie w wielu aplikacjach w sprzęcie elektronicznym i oświetleniowym. Zintegrowane sterowniki pozwalają na budowę szeregu urządzeń takich jak przetwornice napięcia, układów do generacji wysokich napięć, zasilaczy do świetlówek i lamp LED, a także elektronicznych transformatorów, regulatorów obrotów silnika, narzędzi elektrycznych itp. [1, 2, 3, 8].
The paper contains the result of research work carried out in Private Institute of Electronic Engineering together witch Cracow University of Technology. The works were dedicated for elaboration new application specific hybrid drivers for electrical devices and light engineering, thick-film technology were used.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Informacja

Wyszukujesz frazę "ASIC" wg kryterium: Temat