Temat: CPU - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Porównanie wydajności koparki Bitcoin na CPU i GPU.
Comparison of efficiency of CPU and GPU Bitcoin miners.
Autorzy:: Dyrek, Michał
Opis:: The main goal of the thesis was to show the discrepancy in efficiency of CPU and GPU. Results were obtained by comparing the speed of Bitcoin network algorithm in both environments. CUDA was used as a platform for the graphical card related software.
Celem pracy było porównanie wydajności zwykłego procesora oraz graficznego. Wyniki zostały otrzymane na podstawie algorytmu używanego w sieciach Bitcoin. Jako framework dla kart graficznych została użyta platforma CUDA.
Dostawca treści:: Repozytorium Uniwersytetu Jagiellońskiego

Inne

na półce

Skocz do pozycji: 2.

Tytuł:: Wykorzystanie CPU i GPU do obliczeń w Matlabie
The use of CPU and GPU for calculations in Matlab
Autorzy:: Woźniak, Jarosław
Tematy:: CPU
GPU
Matlab; Pokaż więcej
Wydawca:: Politechnika Lubelska. Instytut Informatyki
Powiązania:: https://bibliotekanauki.pl/articles/98264.pdf Link otwiera się w nowym oknie
Opis:: W artykule zostały przedstawione wybrane rozwiązania wykorzystujące procesory CPU oraz procesory graficzne GPU do obliczeń w środowisku Matlab. Porównywano różne metody wykonywania obliczeń na CPU, jak i na GPU. Zostały wskazane różnice, wady, zalety oraz skutki stosowania wybranych sposobów obliczeń.
The article presents selected solutions using CPU processors and GPUs for calculations in the Matlab environment. Various methods of performing calculations on the CPU as well as on the GPU were compared. Differences, disadvantages, advantages and effects of using selected calculation methods have been indicated.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 3.

Tytuł:: Java Based Transistor Level CPU Simulation Speedup Techniques
Autorzy:: Wojtowicz, Tomasz
Tematy:: CPU
microarchitecture
simulation
registers
pipeline
activity
6502; Pokaż więcej
Wydawca:: Uniwersytet Jagielloński. Wydawnictwo Uniwersytetu Jagiellońskiego
Powiązania:: https://bibliotekanauki.pl/articles/1373682.pdf Link otwiera się w nowym oknie
Opis:: Transistor level simulation of the CPU, while very accurate, brings also the performance challenge. MOS6502 CPU simulation algorithm is analysed with several optimisation techniques proposed. Application of these techniques improved the transistor level simulation speed by a factor of 3–4, bringing it to the levels on par with fastest RTL-level simulations so far.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 4.

Tytuł:: Security modules and CPU in intelligent passenger information system
Autorzy:: Hejczyk, T.
Wszołek, B.
Gałuszka, A.
Kamiński, G.
Surma, D.
Tematy:: CPU
ruch kolejowy
Internet
intranet
rail traffic; Pokaż więcej
Wydawca:: Polskie Stowarzyszenie Telematyki Transportu
Powiązania:: https://bibliotekanauki.pl/articles/393323.pdf Link otwiera się w nowym oknie
Opis:: This article presents selected components of the prototype of the Integrated System of Supporting Information Management in Passenger Traffic (the polish acronym of the system is ZSIKRP Demonstrator+). The system is equipped with significantly expanded range of offered functionality, which corresponds to the current demands of the market. Additionally, it has features distinguishing it from other products available on the market. Prototypes of the system are built in two versions: for electric (EMU - type) and diesel (PCS - type) vehicles. They will be installed in demonstration scale in real conditions in Mazovia Railways and Regional Transport. ZSIKRP system also focuses on ensuring the safety of travelers in both types of vehicles. It is done by installation of the fire alarm module in vehicles. Thanks to this it will be possible to transfer information about possible emergency situation to Supervision Center. The system also improves passenger comfort by wireless modules for Internet and Intranet access using “leaky cable” technology.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 5.

Tytuł:: Visualizing CPU Microarchitecture
Autorzy:: Wojtowicz, Tomasz
Tematy:: CPU
microarchitecture
simulation
registers
pipeline
activity
6502; Pokaż więcej
Wydawca:: Uniwersytet Jagielloński. Wydawnictwo Uniwersytetu Jagiellońskiego
Powiązania:: https://bibliotekanauki.pl/articles/1373668.pdf Link otwiera się w nowym oknie
Opis:: Deep understanding of microprocessor architecture, its internal structure and mechanics of its work is essential for engineers in the fields like computer science, integrated circuit design or embedded systems (including microcontrollers). Usually the CPU architecture is presented at the level of ISA, functional decomposition of the chip and data flows. In this paper we propose more tangible, interactive and effective approach to present the CPU microarchitecture. Based on the recent advancements in simulation of MOS6502, one of the most successful microprocessor of all times, that started the personal computing revolution, we present the CPU visualisation framework. The framework supports showing CPU internals at various levels (from single transistor, through logic gates, ending with registers, operation decoders and ALU). It allows for execution of real code and detailed analysis of fetch–decode–execute cycle, measurement of cycles per operation or measurement of the CPU activity factor. The analysis means provided by this framework will also enable us to propose the transistor level simulation speed improvements to the model in the future.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 6.

Tytuł:: Visualizing CPU microarchitecture
Autorzy:: Wójtowicz, Tomasz
Dostawca treści:: Repozytorium Uniwersytetu Jagiellońskiego

Artykuł

na półce

Skocz do pozycji: 7.

Tytuł:: Java based transistor level CPU simulation speedup techniques
Autorzy:: Wójtowicz, Tomasz
Opis:: Transistor level simulation of the CPU, while very accurate, brings also the performance challenge. MOS6502 CPU simulation algorithm is analysed with several optimisation techniques proposed. Application of these techniques improved the transistor level simulation speed by a factor of 3–4, bringing it to the levels on par with fastest RTL-level simulations so far.
Dostawca treści:: Repozytorium Uniwersytetu Jagiellońskiego

Artykuł

na półce

Skocz do pozycji: 8.

Tytuł:: Design of a CPU Heat Sink with Minichannel-Fins & its Thermal Analysis
Autorzy:: Arzutuğ, Mehmet Emin
Tematy:: CPU
Central Processing Unit
heat sink
cooling
nano fluid
fin; Pokaż więcej
Wydawca:: Zachodniopomorski Uniwersytet Technologiczny w Szczecinie. Wydawnictwo Uczelniane ZUT w Szczecinie
Powiązania:: https://bibliotekanauki.pl/articles/27315656.pdf Link otwiera się w nowym oknie
Opis:: In this paper, the design and the thermal analysis of a tribled microprocessor cooler combining the advantages of strong swirl flow and minichannel-fins and CuO nanofluid, have been presented. It is thought that the results will contribute to the understanding of the effects of parameters on the cooling flux of the heat sink and the decline at the microprocessor temperature, as Reynolds number in the minichannels and CuO % volume fraction. The results have exhibited that the total performance of the heat sink cooled with the mixture of water–CuO-EG nanofluids increases with the increase of Re number and the %load of nanoparticles in the coolant. It has been determined that the energy withdrawn from the microprocessor was 241 times higher than the energy generated for maximum CuO load and Re number conditions. Besides, the highest temperature decrease has been measured at the maximum CuO load value and maximum Re number.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 9.

Tytuł:: Modele szacowania czasów wykonywania się pętli programowych z wykorzystaniem programowania równoległego na CPU oraz z wykorzystaniem obliczeń na GPU przy użyciu OpenCl
Models for estimating the time of program loop execution in parallel on a CPU and with the use of OpenCL computation on a GPU
Autorzy:: Nozdrzykowski, Ł.
Nozdrzykowska, M.
Tematy:: pętle programowe
szacowanie czasu wykonania pętli
programowanie CPU
programowanie GPGPU
programming loop
estimating time of loop
programming CPU
programming GPGPU; Pokaż więcej
Wydawca:: Instytut Naukowo-Wydawniczy "SPATIUM"
Powiązania:: https://bibliotekanauki.pl/articles/315191.pdf Link otwiera się w nowym oknie
Opis:: W artykule autorzy przedstawiają modele szacowania czasów wykonywania się pętli programowych zgodnych z modelem FAN nieposiadającym zależności lub posiadającym zależności, ale tylko w ciele pętli, które wykonywane mogą być przez centralne jednostki obliczeniowe CPU jak i multiprocesory strumieniowe zwane rdzeniami kart graficznych GPU. Zaprezentowane w niniejszym artykule modele szacowania czasów wykonywania tych pętli pozwolą na określanie tego, czy obliczenia w zastanym środowisku obliczeniowym warto wykonywać z użyciem posiadanego procesora CPU czy korzystniejsze będzie wykorzystanie do obliczeń posiadanej, często nowoczesnej, karty graficznej z wydajną jednostką GPU i bardzo szybką pamięcią stosowaną we współczesnych kartach graficznych. Wraz z zaprezentowanymi modelami przedstawiono także testy potwierdzające poprawność opracowanych modeli szacowania czasu. Celem powstania tych modeli jest dostarczenie metod przyspieszania działania aplikacji realizujących różne zadania, w tym zadania transportowe, takie jak przyspieszone przeszukiwanie rozwiązań, przeszukiwanie ścieżek w grafach, czy przyspieszanie algorytmów przetwarzania obrazów w systemach wizyjnych pojazdów autonomicznych i semiautonomicznych, przy czym modele te pozwalają na zbudowanie systemu automatycznego rozdzielania zadań pomiędzy CPU i GPU przy zmienności zasobów obliczeniowych.
The authors present models for estimating the time of execution of program loops compliant with the FAN model with no data dependencies or with data dependencies only within the body programming loop, which can be executed either by CPUs or by stream multiprocessors referred to as GPU cores. The models presented will make it possible to determine whether it would be more efficient to execute computation in the existing environment using the CPU (Central Processing Unit) or a state-of-the-art graphics card with a high-performance GPU (Graphics Processing Unit) and super-fast memory, often implemented in modern graphics cards. Validity checks confirming the developed time estimation model for GPU are presented. The purpose of these models is to provide methods for accelerating the performance of applications performing various tasks, including transport tasks, such as accelerated solution searching, searching paths in graphs, or accelerating image processing algorithms in vision systems of autonomous and semiautonomous vehicles, where these models allow to build an automatic task distribution system between the CPU and the GPU with the variability of computing resources.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 10.

Tytuł:: Multi Queue Approach for Network Services Implemented for Multi Core CPUs
Autorzy:: Hasse, M.
Nowicki, K.
Woźniak, J.
Tematy:: generic purpose CPU
multi- core
networks
queue
network services; Pokaż więcej
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Powiązania:: https://bibliotekanauki.pl/articles/307876.pdf Link otwiera się w nowym oknie
Opis:: Multiple core processors have already became the dominant design for general purpose CPUs. Incarnations of this technology are present in solutions dedicated to such areas like computer graphics, signal processing and also computer networking. Since the key functionality of network core components is fast package servicing, multicore technology, due to multi tasking ability, seems useful to support packet processing. Dedicated network processors characterize very good performance but at the same time high cost. General purpose CPUs achieve incredible performance, thanks to task distribution along several available cores and relatively low cost. The idea, analyzed in this paper, is to use general purpose CPU to provide network core functionality. For this purpose parameterized system model has been created, which represents general core networking needs. This model analyze system parameters influence on system performance.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Informacja

Wyszukujesz frazę "CPU" wg kryterium: Temat