Temat: integral nonlinearity

Skocz do pozycji: 1.

Tytuł:: Wymagania na rozdzielczość i nieliniowość przetwornika C/A dla sygnału OFDM
Autorzy:: Rudziński, A.
Kozłowski, S.
Tematy:: przetwornik cyfrowo-analogowy
modulacja OFDM
szum kwantyzacji
nieliniowość całkowa
nieliniowość różniczkowa
digital-to-analog converter
OFDM modulation
quantization noise
integral nonlinearity
differential nonlinearity; Pokaż więcej
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Powiązania:: https://bibliotekanauki.pl/articles/317702.pdf Link otwiera się w nowym oknie
Opis:: Przedstawiono model analityczny, umożliwiający wyznaczenie błędów wnoszonych do sygnału OFDM w procesie przetwarzania cyfrowo-analogowego. Zaproponowano wyrażenia do oszacowania wymaganej rozdzielczości i dopuszczalnych nieliniowości przetwornika C/A, gwarantujących utrzymanie zniekształceń sygnału poniżej założonego poziomu.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 2.

Tytuł:: A 1.67 pJ/Conversion-step 8-bit SAR-Flash ADC Architecture in 90-nm CMOS Technology
Autorzy:: Khatak, Anil
Kumar, Manoj
Dhull, Sanjeev
Tematy:: analog to digital converter
ADC
successive approximation register (SAR)
common mode current feedback gain boosting
CMFD-GB
residue amplifier
RA
spurious free dynamic range
SFDR
integral nonlinearity
INL
differential nonlinearity
DNL; Pokaż więcej
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Powiązania:: https://bibliotekanauki.pl/articles/1844527.pdf Link otwiera się w nowym oknie
Opis:: A novice advanced architecture of 8-bit analog to digital converter is introduced and analyzed in this paper. The structure of proposed ADC is based on the sub-ranging ADC architecture in which a 4-bit resolution flash-ADC is utilized. The proposed ADC architecture is designed by employing a comparator which is equipped with common mode current feedback and gain boosting technique (CMFD-GB) and a residue amplifier. The proposed 8 bits ADC structure can achieve the speed of 140 mega-samples per second. The proposed ADC architecture is designed at a resolution of 8 bits at 10 MHz sampling frequency. DNL and INL values of the proposed design are -0.94/1.22 and -1.19/1.19 respectively. The ADC design dissipates a power of 1.24 mW with the conversion speed of 0.98 ns. The magnitude of SFDR and SNR from the simulations at Nyquist input is 39.77 and 35.62 decibel respectively. Simulations are performed on a SPICE based tool in 90 nm CMOS technology. The comparison shows better performance for this proposed ADC design in comparison to other ADC architectures regarding speed, resolution and power consumption.
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Skocz do pozycji: 3.

Tytuł:: Precyzyjny pomiar czasu z użyciem najnowszej generacji układów FPGA Artix-7
Precise time measurement using the newest generation FPGA Artix-7
Autorzy:: Kędzior, Paweł
Opis:: FPGAs are integrated circuits which, thanks to their broad customisation possibilities to suit certain facilities, are commonly used for project or research purposes. They consists of blocks of logic gates which may be freely programmed. Due to their location at PCBs, they can comunicate with the outside world.One possibility of their use is to build TDC (time-to-digital converter) which gives possibility to measure time with a very big precision. In the thesis FPGA is used exactly this way. Author’s goal was to create scripts that would let their user to receive such converter’s measurement data from the FPGA and to process them in order to use them in diagnostic purposes.This work consists of introduction, three chapters, summary and bibliography.The first chapter contains short description of the FPGAs, their software production phases and theoretical introduction into the base problem of the topic of this work. General rules of TDC were characterised as well as its model based on delay line architecture. Apart from that values that are used to describe approximation errors – differential and integral nonlinearity – and the way to minimise them using the Wave Union method were introduced.In the second chapter the technique of measurement data transfer from FPGA’s TDC to computer was described. After the characterisation of author’s motivation of choosing the topic of this thesis, instrumentality used to fulfil the base aim of this chapter of the thesis were shown, id est: Vivado Design Suite, Wireshark and Perl programming language. Next, the method of data transfer to computer’s network interface as well as the script which was used to read the data from the interface were depicted.The third chapter shows the method of processing the obtained data and producing charts which serve diagnostic of TDC. After enumeration of instrumentality used at this stage of work (Python programming language, ROOT tool and its overlay PyROOT), the technique of the data compression and trace in .root file was described. The last stage was creation of charts of differences between measurements made on particular channels and summary charts of received after normal distribution fit standard deviations. Charts made with generated as well as real data were shown.
Układy FPGA to układy scalone, które dzięki szerokim możliwościom dostosowania dopełnienia określonych funkcji, znajdują duże zastosowanie w celach projektowych lub badawczych.Składają się z bloków bramek logicznych, które mogą być dowolnie zaprogramowane. Dzięki ichumieszczeniu na płytach PCB, mogą komunikować się ze światem zewnętrznym.Jedną z możliwości ich użycia jest wykorzystanie ich jako konwertera czasowo-cyfrowego,który służy do pomiaru czasu z bardzo dużą dokładnością. W tej pracy układ FPGA jestwykorzystywany właśnie w tym celu. Zadaniem autora było utworzenie skryptów pozwalających naodbiór danych pomiarowych takiego konwertera z układu oraz ich obróbkę w celachdiagnostycznych.Niniejsza praca składa się ze wstępu, trzech rozdziałów, podsumowania oraz bibliografii.Pierwszy z rozdziałów zawiera krótki opis układów FPGA, etapów produkcji ichoprogramowania oraz wprowadzenie teoretyczne do problemu podstawowego dla tematu tej pracy.Opisana została ogólna zasada działania konwertera czasowo-cyfrowego oraz jego model oparty oarchitekturę linii opóźnień. Oprócz tego scharakteryzowane zostały wielkości, które służą opisowibłędów pomiarowych takiego układu – nieliniowość całkowa i różniczkowa – oraz sposób na ichograniczenie metodą związku fal.W drugim rozdziale został opisany sposób transferu danych pomiarowych konwerteraczasowo-cyfrowego z układu FPGA na komputer. Po opisaniu motywacji, która kierowała autoremtej pracy, wymienione zostały narzędzia, które są wykorzystywane w celu ukończenia głównegozadania tego rozdziału pracy, są to: Vivado Design Suite, Wireshark oraz język programowaniaPerl. Następnie został opisany sposób przesyłu danych na interfejs sieciowy komputera oraz skrypt,który służy do odczytu danych z interfejsu sieciowego.Trzeci rozdział przedstawia sposób obróbki otrzymanych danych i wytworzenia wykresów,które służą diagnostyce konwertera czasowo-cyfrowego. Po wymienieniu narzędzi użytych na tymetapie pracy (język Python, narzędzie ROOT oraz nakładka PyROOT), opisano sposób kompresjiotrzymanych danych i ich zapisu w pliku .root. Ostatnim etapem było opracowanie wykresówróżnic pomiędzy pomiarami z poszczególnych kanałów oraz wykresów zbiorczych, dlaotrzymanych po dopasowaniu funkcji rozkładu normalnego odchyleń standardowych.Przedstawiono wykresy dla danych wygenerowanych i danych rzeczywistych.
Dostawca treści:: Repozytorium Uniwersytetu Jagiellońskiego

Inne

na półce

Informacja

Wyszukujesz frazę "integral nonlinearity" wg kryterium: Temat